

2024 NYCU EE VLSI Report


Lab2: Multiplexer Standard Cell Layout

Student ID:111511202 Name:顏妤珊 Date: 12/23

I. Layout dependent parasitic:


1. Layout picture with ruler (Please mention your W/L in words)

No Shared Diffusion



PMOS:0.96um NMOS:0.48um

Shared Diffusion



PMOS:0.96um NMOS:0.48um

2. Compare the propagation delay, rising time, falling time, area and power for each other.

	Pre-sim	Post-sim (No shared diffusion)	Post-sim (shared diffusion)
Worst Rise Time (ns)	0.0308025	0.041871	0.0430093
Worst Fall time (ns)	0.0220006	0.026007	0.0248378
Worst Propagation Delay (ns)	0.0573348	0.0648233	0.0646518
Average Power (uW)	7.1480	8.6952	8.6655

Area (um ²)	14.574	12.978
-------------------------	--------	--------


3. What's your observation in post-sim, is that the same as the lecture?

- 由上表可以看出，與 Pre-sim 相比，Post-sim 在上升（下降）時間、延遲以及功耗方面均有明顯增加。這是因為 Post-sim 考慮了導線的寄生電阻和電容的影響：
 - 上升（下降）時間和延遲上升：受到時間常數 RC delay 的影響。當 RC 增大時，充放電速度變慢，上升（下降）時間相應延長。而 Post-sim 額外考慮了導線的內阻和寄生電容，導致 RC 增加，因此上升（下降）時間和延遲均有所增加。
 - 功耗增加：Post-sim 不僅考慮了寄生效應（寄生電容和寄生電阻的增加會導致更高的動態功耗和靜態功耗），還進一步加入了漏電流的影響（靜態功耗的一部分）。因此，與 Pre-sim 相比，Post-sim 的功耗明顯更高。
- 相較於 No Share Diffusion，可以看到除了 rise time 外，其他如 fall time、延遲和功耗都是 Share Diffusion 更有優勢。這是因為在 Share Diffusion 中，面積較小，從而減少了擴散區域的內阻，降低了寄生效應，並使時間常數 RC 變小，因此延遲也會變短。除此之外，共享擴散還能減少導線的連接，不僅降低了導線的寄生效應，還能有效保持信號的完整性。因此 share diffusion 會有較小的 delay time，和上課說的相符。

II. Logic gate


Layout result

1. Layout picture with ruler



2. Design concept

(1) Stick Diagram / Circuit Schematic



(2) Summary of structure (number of transistor / logic gate is used)

本設計由三部分組成：多工器 (Mux)、三態反相器 (Tristate Inverter) 和 D 型正反器 (DFF)，整體使用了 44 顆電晶體 (Mux: 14 顆, Tristate Inverter: 8 顆, DFF: 22 顆)。

首先，輸入訊號會通過 Mux，並根據選擇信號 (SEL) 的狀態，從多路訊號中選擇一個輸出路徑。接著，選擇後的訊號會進入 Tristate Inverter，由使能信號 (Enable) 控制輸出是否有效，從而實現訊號的隔離與控制。最後，訊號進入 D Flip-Flop，在時脈信號 (CLK) 的觸發下，將輸入訊號的邏輯值存儲並進行穩定的輸出。

整個設計實現了訊號的選擇、隔離與同步存儲功能，是一個高效的數位電路模組。

Simulation result

1. Timing report

Table 1: Post-sim of multiplexer (Unit: ps) (Measure Y, rather than Y_D)

Input order: a b sel en=1

Input	Y _{td}	Y _{tr}	Y _{tf}
0001→0011	--	--	--
0011→0101	--	--	--
0101→0111	465.178ps	585.64ps	--
0111→1001	--	--	--
1001→1011	315.988ps	--	169.442ps
1011→1101	463.513ps	587.269ps	--
1101→1111	--	--	--
1111→0001	258.579ps	--	177.26ps

*Note 1: Please identify -- when no value,

*Note 2: Remember to highlight the worst case

Tasble 2: Simulation Summary

	Spec.	Pre-sim	Post-sim
Worst Rise Time	< 0.6ns	516.289ps	587.269ps
Worst Fall time	< 0.6ns	148.499ps	177.26ps
Worst Propagation Delay	< 1ns	401.155ps	465.178ps
Average Power	0~100uw	34.0845nw	63.3625nw


(*paste measurement result of hspice, i.e. .mt0)

2. Output waveform

(1) Pre-sim




(2) Post-sim




Verification result

1. DRC



2. LVS



Discussion

- How do you reduce your area of layout? What are the advantages and disadvantages of reducing the area?

一共有三種方法可以減少面積：

- 共用 diffusion 以減少面積：

透過將兩個 MOS 的 drain 和 source 共用同一個擴散區域，可以減少 diffusion 的佈局面積。此外，共用 diffusion 還能降低寄生電阻和電容，有效提升電路的效能，如第一題所述。

2. 使用符合 DRC 規範的最小元件佈局：

在符合設計規範（DRC）的前提下，盡量使用最小尺寸的元件。例如，金屬線的寬度可設置為 $0.24\ \mu\text{m}$ 的最小寬度（除 vdd 和 gnd 為 $0.8\ \mu\text{m}$ ），同時控制元件之間間距（如金屬間距設定為最小值 $0.24\ \mu\text{m}$ ）。這樣不僅能減少單個元件的面積，還能提高佈局密度，進一步縮小整體面積。

3. 減少金屬面積，使用多層金屬：

因佈局面積主要由金屬層決定，減少金屬導線的長度和寬度可有效縮小面積。同時，透過使用多層金屬層（例如堆疊式結構）進行連接，能更靈活地布線，減少平面佈局所需的空間。

減少面積的優缺點

優點：

- 減少寄生效應：
面積減少會降低寄生電阻和電容，使得電路的延遲時間縮短，進一步提升電路的效能。
- 提升性能和效率：
信號傳遞距離縮短，傳播延遲減小，有助於提升高速運算中的整體性能。

缺點：

- 設計難度增加：
為了實現最小面積設計，需更多精確調整，設計過程會更加複雜且耗時。
- 信號干擾問題：
由於金屬導線之間距離過近，在高速操作下，容易受到來自相鄰導線的串擾（Crosstalk）或噪音干擾，可能導致信號完整性降低，進而產生錯誤。

2. Any else? (optional)

這是我第一次接觸 layout，對我來說挑戰相當大。不僅需要先熟悉 DRC 規範，確保 layout 在邏輯上沒有錯誤，更困難的是如何設計出一個合理的 layout。特別是在第二題中，還有高度限制和金屬層數限制的條件約束。當時有一條金屬連線始終無法符合 DRC 規範，最後我不得不用 metal1 一點一點地移動，雖然最終符合了 DRC 規範，但結果看

起來非常不美觀，且浪費了大量的面積。希望未來能夠設計出更優化的電路圖（例如沒有限制的話，可以使用 dynamic logic 加快時間），不僅能縮小佈局面積，還能提升電路的效能。

透過這次的期末專題，我初步學會了如何設計和繪製 layout，並將課堂上所學的理论知識實際應用到專題中（例如，利用共用 diffusion、增加驅動能力、減少寄生電容等方法來提升電路效能，從而降低延遲時間等等）。理論與實作相結合，不僅讓我對電路設計有了更深刻的理解，也使我對 layout 的實現過程有了更直觀的認識。

